Diese Schaltung ist ein JTAG-Download Kabel für XILINX FPGA und CPLD Bausteine und die XILINX Entwicklungsumgebung. Sie wird am Parallelport eines PCs betrieben.

Diese Schaltung ist nicht auf meinen Mist gewachsen sondern entspricht weitgehend der Vorgabe von XILINX für ein "Parallel Download Cable" in deren "JTAG Programmer Guide". Einzig der Parallelport-Anschluss ist etwas anders, da ich ein eigenes Adapterkabel für diese Schaltung verwende.

Schaltplan des JTAG-Kabels für XILINX Bausteine